Intel công bố 18A-PT hỗ trợ 3D Die Stacking & tiến trình 14A sắp ra mắt

Intel vừa cập nhật roadmap Foundry tại sự kiện Intel Foundry Direct 2025, hé lộ nhiều tiến triển quan trọng về công nghệ sản xuất chip trong tương lai gần.

Trước hết, Intel xác nhận node 18A hiện đang trong giai đoạn risk production, với sản xuất quy mô lớn (high volume manufacturing) dự kiến vào cuối năm nay. Đây là bước quan trọng để đưa 18A lên thị trường cho cả sản phẩm nội bộ và khách hàng foundry. 

Biến thể 18A-PT & 3D Die Stacking

Một điểm nổi bật là biến thể mới 18A-PT, cho phép 3D die stacking (xếp chồng die theo phương thẳng đứng) nhờ công nghệ Foveros Direct 3D kết hợp hybrid bonding interconnects. Công nghệ này sử dụng bonding giữa các chiplet hoặc die chồng lên nhau mà không cần sử dụng microbumps hay hàn truyền thống, thay vào đó là liên kết đồng (copper-to-copper) và các TSV (through-silicon vias). 

Pitch (khoảng cách giữa các điểm nối interconnect) trong 18A-PT được Intel đặt mục tiêu dưới 5 microns, thấp hơn mục tiêu cũ là 10 microns. Điều này giúp tăng mật độ nối die, giảm độ trễ, tăng băng thông giữa các thành phần chip. 

Tiến trình 14A

Node 14A (tương đương ~1.4nm) cũng được Intel trình trưng, và hiện đang làm việc với các khách hàng dẫn đầu để tape-out các chip thử nghiệm. 14A sẽ sử dụng High-NA EUV lithography, công nghệ mới hơn so với Low-NA EUV đang dùng cho các node trước đó. 

Cùng với 14A, Intel cũng sẽ triển khai phiên bản nâng cấp của công nghệ cấp điện mặt sau backside power delivery gọi là PowerDirect, giúp cấp điện trực tiếp đến nguồn và máng thoát điện (source/drain) của transistor, nhằm giảm tổn thất điện và cải thiện hiệu suất-trên-watt. 

Các điểm bổ sung & ứng dụng

• Intel cho biết đã bắt đầu sử dụng thử các wafer 18A-P và 18A-PT trong một số cơ sở sản xuất. 

• Công nghệ xếp chồng 3D die của 18A-PT được coi là bước tiến để cạnh tranh trực tiếp với các giải pháp tương tự từ các nhà sản xuất khác, như TSMC với 3D V-Cache, đặc biệt về mật độ interconnect và hiệu suất gắn kết giữa các die. 

• Intel cũng đang tiếp tục phát triển các node “mature” hơn như 16nm và 12nm để phục vụ các ứng dụng không đòi hỏi node tiên tiến nhưng vẫn cần tính ổn định và chi phí thấp.