TSMC nhắc đến 1,4 nm lần đầu — 2 nm vẫn giữ lịch ra mắt

TSMC trong sự kiện “Future of Logic” tại IEDM lần đầu tiên tiết lộ rằng họ đang phát triển một tiến trình mới thuộc lớp 1,4 nm — gọi là A14 — song song với tiến trình 2 nm (N2). Theo công bố, sản xuất hàng loạt 2 nm vẫn vào năm 2025 như kế hoạch đã định. Trong khi TSMC chưa công bố mốc thời gian chính xác cho A14, các phân tích cho rằng node này có thể được thương mại hóa khoảng năm 2027 – 2028.

Trình bày của TSMC cho biết A14 không có kế hoạch sử dụng kiến trúc CFET (cấu trúc transistor chồng) giai đoạn đầu, mà sẽ vẫn dựa trên các phiên bản GAAFET (gate-all-around) giống như trên N2. Ngoài ra, công ty cũng nhấn mạnh rằng các node tương lai như N2, N2P và A14 sẽ đòi hỏi “tối ưu hóa hệ thống ở cấp độ cao” — tức đồng bộ giữa thiết kế chip và dây chuyền sản xuất để khai thác hiệu năng, điện năng và mật độ transistor.

Với việc lần đầu nhắc đến 1,4 nm, TSMC cho thấy chiến lược dài hạn của mình không chỉ là thu nhỏ theo truyền thống mà còn mở rộng đa dạng node giữa 2 nm và các bước tiến tiếp theo. Dù A14 vẫn còn nhiều điều chưa rõ — như thông số chi tiết, thời điểm HVM (high-volume manufacturing) — việc công bố lần này là tín hiệu quan trọng cho thấy căng thẳng trong ngành bán dẫn vẫn tiếp diễn, khi các hãng tìm cách vượt qua rào cản nguyên lý để tiếp tục mở rộng hiệu năng silicon.